PAT-NO:

JP363003463A

DOCUMENT-IDENTIFIER:

TITLE:

MANUFACTURE OF THIN FILM TRANSISTOR

PUBN-DATE:

January 8, 1988

INVENTOR-INFORMATION:

NAME

HAYASHI, YUTAKA
YAMANAKA, MITSUYUKI
UMEMURA, MITSUO
OKAZAKI, SATOSHI
TAKADA, RYOJI
KAMIYA, MASAAKI

ASSIGNEE-INFORMATION:

NAME COUNTRY AGENCY OF IND SCIENCE & TECHNOL N/A

SHIN ETSU CHEM CO LTD N/A SEIKO INSTR & ELECTRONICS LTD N/A

APPL-NO: JP61147381

APPL-DATE: June 24, 1986

INT-CL (IPC): H01L029/78, H01L021/205, H01L027/12

US-CL-CURRENT: 257/E29.273

ABSTRACT:

PURPOSE: To perform stable operation characterized by high mobility, by

using a silicon film made by thermal CVD of high-order silane such as trisilane

or higher as a channel semiconductor film of a thin film transistor.

CONSTITUTION: On an insulating substrate 1, a gate 2 comprising Ni, W, Mo

and the like is formed by evaporation, sputtering and the like. A gate

insulating film 3 such as a silicon oxide film and silicon nitride

film is

laminated by a CVD method and the like on the gate 2. A silicon film 4 of $\,$

high-order silane such as trisilane or higher is formed by a thermal $\ensuremath{\mathsf{CVD}}$ method

on the film 3. A source 5 and a drain 6, which have doublelayer structure of a $\,$

P-or N-type low resistance semiconductor film and a metal film, are formed. An $\,$

inverted staggered type thin film transistor is formed. The silicon film 4 is

formed as follows: the substrate is heated to a temperature of about 400°C;

the high order silane such as the trisilane or higher is introduced in a

chamber 7; and the film 4 is formed on the surface of the substrate by thermal

decomposition reaction on the substrate.

COPYRIGHT: (C) 1988, JPO&Japio

19 日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

昭63-3463

(5) Int Cl. 4

識別記号

庁内整理番号

❷公開 昭和63年(1988)1月8日

29/78 21/205 H 01 L 27/12

311

F-8422-5F 7739-5F 7514-5F

審査請求 有 発明の数 1 (全7頁)

図発明の名称

薄膜トランジスタの製造方法

创特 願 昭61-147381

22HH 願 昭61(1986)6月24日

砂発 明 者 林 茨城県新治郡桜村梅園1丁目1番4号 工業技術院電子技

務

術総合研究所内

個発 明 者 山中 光之 茨城県新治郡桜村梅園1丁目1番4号 工業技術院電子技

術総合研究所内

⑪出 願 人 工業技術院長 東京都千代田区霞が関1丁目3番1号

@復代理人 弁理士 最上 務 外1名

⑪出 願 人 信越化学工業株式会社

東京都千代田区大手町2丁目6番1号

砂出 頭 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

⑩代 理 人

外1名

最終頁に続く

弁理士 最上

1. 発明の名称

薄膜トランジスタの製造方法

2. 特許請求の範囲

(I)基板,ゲート,ゲート絶縁膜,チャネル半導 体膜、ソース、ドレインなどから成る薄膜トラン ジスタにおいて、チャネル半導体膜をトリシラン (Sialle)以上の高次シランの熱CVDにより形成 することを特徴とする薄膜トランジスタの製造方

②前記熱CVDにおいて成膜温度が 480 で以下 でチャネル半導体膜を形成することを特徴とする 特許請求範囲第1項記載の薄膜トランジスタの製 造方法。

③前記然CVDにおいてトリシランの分圧を0. 1 Torr以上の反応圧力でチャネル半導体膜を形成 することを特徴とする特許請求範囲第1項記載の 薄膜トランジスタの製造方法。

4)前記チャネル半導体膜の膜厚を 600人以下と

した特許請求範囲第1項記載の薄膜トランジスタ の製造方法。

国前記チャネル半導体膜を前記熱 C V D の成膜 温度以下で水素プラズマ処理したことを特徴とす る特許請求範囲第1項乃至第4項のいずれかに記 載の薄膜トランジスタの製造方法。

(6)前記ソースおよびドレインは前記チャネル半 導体膜の形成後連続して、プラズマCVD、光C VD. 助起種CVD等の前記熱CVD以外の方法 により低抵抗のP形あるいはn形の半導体膜で形 成したことを特徴とする特許請求範囲第1項乃至 第4項のいずれかに記載の薄膜トランジスタの製 直方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、液晶パネルのドライバー等に用い る経時変化の少ない薄膜トランジスタの製造方法 に関するものである。

(発明の低要)

この発明は、薄膜トランジスタのチャネル半導体膜に、トリシラン以上の高次シランの無CVDによるアモルファスシリコン膜を用いることにより、経時変化の少ない薄膜トランジスタを製造するものである。

〔従来の技術〕

従来、薄膜トランジスタのチャネル半導体限としてモノシランを原料としたプラズマCV口による水素化アモルファスシリコン膜が用いられてきた。これは、低温で比較的簡単に成膜することができ、移動度の高い薄膜トランジスタが実現されている。

(発明が解決しようとする問題点)

しかし、上記の従来例においてはバイアスを印加した直後の比較的短時間でのオン電流の変化や、バイアスを長時間印加した後でのしきい値電圧の変動や移動度の劣化という問題があった。これらの劣化の原因は明らかにされておらず実用的な安定性が得られていない。

そこで、この発明では安価なガラス基板が使用

W. M。等のゲート2を形成し、その上にCVD等によるシリコン酸化膜、シリコン窒化膜等のゲート絶縁膜3を積む。この上に本発明のトリシラン以上の高次シランの熱CVDによるシリコン膜4を形成する。さらに、P形あるいはn形の低抵抗半導体膜と金属膜の二層構造のソース5およびドレイン6を形成する。各層のパターニングはフォトリングラフィ技術を用いる。

第1図的はスタガード型の薄膜トランジスタで、 各層の形成は第1図(a)と同様である。

第1図には、低抵抗シリコン基板をゲート2として用いたものである。ゲート組縁膜3はCVD等のデポジション膜以外に、低抵抗シリコン基板の熱酸化膜によっても形成できる。このほかの層の形成は第1図(a)と同様である。

次に、この発明のチャネル半導体膜の形成に用いる装置例を第2図により説明する。

第2図において、7はチャンパーで、内部に石 英板、ガラス板、ステンレス板、シリコンウェハ 一等が敬せられ(下向き等の場合には止め金具等 できる低い温度で成膜でき、高い移動度で安定な 動作をする薄膜トランジスタを製造することを目 的としている。

(問題点を解決するための手段)

この発明では、チャネル半導体膜として、トリシラン以上の高次シランを原料ガスに用いた熱CVDによるアモルファスシリコン膜を用い、その製造条件と膜質の関係を明確にすることにより問題を解決した。

(作用)

トリシラン以上の高次シランの然CVDによる アモルファスシリコン膜は荷電粒子によるダメージがなく、この膜をチャネル半導体膜に用いると 薄膜トランジスタのオン電流の経時変化を小さく 抑えることができる。

(実施例)

まず、この発明により実現される薄膜トランジスタの構造例を第1図(I)~(c)により説明する。

第1図(a)は逆スタガード型の薄膜トランジスタで、絶縁基板1上に嘉着、スパッタ等によるNi.

第3図は、100 %トリシランを用いた熱CVDによるアモルファスシリコン膜のデポジションレートのデータの一例を示すものである。第3図で、機軸は基板温度の逆数 (1 / K)、縦軸はデポジションレート (A / ●in)であり、△、□、○、◆、
▽印はそれぞれ反応圧力が1、2、5、10、12、●

forrの場合である。

第4図は100 %トリシランを用いて反応圧力5
Torrの場合の光学パンドギャップと結合水素量の
基板温度体存性の一例を示したものである。基板
温度が480 で以下では光学パンドギャップは約1.
65 e V, 結合水素量は約7.5 %でほぼ一定である。
基板温度が480 でより高い温度では光学パンドギャップ、結合水素量ともに減少する。これよりトリシラン以上の熱CVDでは基板温度480 でより高い温度で水素脱離が起こることを示している。

第5図は、100 メトリシランを用いて反応圧力 5 Torrの場合の暗導電率(●印)とAM1スペク トラム60mW/cdの光照射での光導電率(〇印) の基板温度依存性を示したものである。光導電率 は高くないが、光導電率と暗導電率の比は3桁以 上ある。また、基板温度480 でより高い温度では、 水素脱離により光導電率、暗導電率ともに低下す る。

以上のデポジションのデータを利用して第1図 (c) の構造の薄膜トランジスタを作成し、チャネル

て、薄膜トランジスタの基板温度は480 で以下に する必要がある。

第3図から、基板温度480 でにおけるデポジションレートの反応圧力依存性を示した図が第7図である。デポジションレートは反応圧力のほぼ3/2 架に比例する。第7図から分かる通り、基板温度480 で以下でデポジションを行う場合、実用的なデポジションレートとして1 A / min 以上を得るには反応圧力を0.1 Torr以上にしなければならない。

チャネル半導体膜にトリシラン以上の高次シランの然CVD膜を用いた薄膜トランジスタはアモルファスシリコン膜厚が厚くなると、ソースおよびドレインの抵抗が高くなり、ドレインーソース電圧をある程度高くしないと、チャネルが形成されるのに必要なドレイン・ソース電圧(ドレイン電流が流れ始める電圧)とアモルファスシリコン膜厚の関係を示した図が第8図である。これよりアモルファスシリコン膜の厚さを600人以下にするとよ

半導体膜の基本特性を調べた。第1図回のゲート2は低抵抗P型シリコン基板。ゲート絶縁膜3は前記シリコン基板を1100でのdry 0:野畑中で熱酸化した約900人のSi0:殿であり、その上にトリシラン以上の高次シランを用いた然CVDによるシンドープアモルファスシリコン層とNi等の公属層の二層より成るソース5及びドレイン6から成る弾膜トランジスタである。以下薄膜トランジスタである。以下薄膜トランジスタの特性の詳細を示す。

第6図は、第1図にの構造の薄膜トランジスタのしきい値電圧と電子移動度の基板温度依存性のデータの一例を示したものである。この薄膜トランジスタはゲート絶縁膜にSiOzを用い、ソース・ドレインのコンタクト抵抗が大きいので、しきい値電圧は多少高い。電子移動度は0.1 cd/ V・S と高い。基板温度480 でより高い温度で形成したと高い。基板温度480 でより高い温度で形成したする。この原因は、第4図で示したアモルファスシリコン膜中の水素脱離によるものである。従っ

61.

以上が、トリシラン以上の高次シランの然CV Dによる薄膜トランジスタの基本的な製造方法であるが、次に示す処理によりその特性をさらに向上させることができる。すなわち、第4図に示した通り然CVDアモルファスシリコン膜は結合水素量が低いので、膜形成後にその成膜温度以下で水業プラズマ処理することにより、結合水素量を増加させることができる。

第9図は、水素プラズマ処理による膜特性の向上の一例を示したドレイン電流対ゲート電圧特性図である。図中破線は100 %トリシランを用いて、反応圧力5 Torr. 基板温度430 でで作成した第5図の構造の薄膜トランジスタである。実線はこの薄膜トランジスタを基板温度240 で、反応圧力1forr. 高周波電力25Wの条件で1時間の水素プラズマ処理を施したものである。水素プラズマ処理により、ソース、ドレイン抵抗が小さくなり、移動度も何上する。

第1図回~回に示す構造の薄膜トランジスタの

特開昭63-3463(4)

ソースおよびドレインの接触抵抗を下げるために 挿入するP形あるいはn形の低抵抗半導体膜は、 チャネル半導体形成と連続させて、P形ドーパントのボロン、n形ドーパントのリンあるいはヒ素 等を含むドーピングガスをトリシラン以上の高と ができる。しかし、熱CVDでは、基板温度が40 0 で以下では抵抗率をあまり低くできないので、 ソース及びドレインをブラズマCVD・光CVD・ 励起CVD等の熱CVD以外の製造方法で、チャ ネル半導体膜の成膜温度より低い温度で形成させることもできる。この場合、熱CVDによるチャ ネル半導体膜の持つ特性が阻害されることは殆どない。

第10図は、ドレイン電流の時間変化を本発明の 薄膜トランジスタと従来のプラズマCVDにより 作成した同じ構造の薄膜トランジスタについて比 較したものである。図中、実線が本発明による10 0 %トリシランの反応圧力 5 Torr。基板温度430 での熱CVD試料で、破線が従来の製造方法によ

図中、1 は絶縁基板、2 はゲート、3 はゲート 絶縁膜、4 はシリコン膜、5 はソース、6 はドレイン、6 はチャンバー、8 は基板加熱手段、9 は ガス吹出部,10 はガス供給手段である。

以上


る然CVDと同一のチャンパーで反応圧力 0.7 Torr. 基板温度300 で、高周波電力10Wの条件によるモノシランのプラズマCVD試料である。ドレイン電流1μAを3時間流した場合、従来のプラズマCVD試料では20%程度減少するのに対し、本発明の然CVD試料では10%以下と安定である。(発明の効果)

以上説明したように、この発明は薄膜トランジスタのチャネル半導体膜にトリシラン以上の高次シランの熱CVDによるシリコン膜を用いることにより、移動度が高く安定な動作を行うことができる薄膜トランジスタを実現した。


また、この発明の薄膜トランジスタは光照射時 のコンダクタンスが低いことから、遮光膜の不要 な液晶パネルドライバーとして有効である。

さらに、この発明はプラズマ等の荷電粒子によるダメージがなく、低温で製造できるので、LS I 等と組合せた、三次元 I C や高感度光センサー I C 等に利用するのに有効である。


4. 図面の簡単な説明



芽 膜 トランジス 90 町面 囚 第 1 図 (a)




薄 (b) カンジスタ4 町面 図 (b)




筹 膜トランジス9の町面 図 第 1 図(c)

特開昭63-3463(5)




第


2




デポ・ジションレートの基板温度依存性を示す図


第 3 図










しきい値電圧と電子物動度の基板温度依存性を示す図 第 6 図



デポッションレートの反応圧力依存性も示す図 第 7 図







ドレイン電流の時間変化を示す図

第 10 図

第1頁の続き								
⑫発	明	者	梅	村	光	雄	群馬県安中市磯部2丁目13番1号 シリコーン電子材料技術研究所内	信越化学工業株式会社
砂発	明	者	岡	崎		智	群馬県安中市磯部2丁目13番1号 シリコーン電子材料技術研究所内	信越化学工業株式会社
⑦発	明	者	高	Ħ	盘	司	東京都江東区亀戸6丁目31番1号	セイコー電子工業株式
⑦発	明	者	神	谷		明	東京都江東区亀戸6丁目31番1号会社内	セイコー電子工業株式